亚稳态
- He/Ar/Kr光泵稀有气体激光介质中的Ar-Kr共振能量转移
5]提出了光泵亚稳态稀有气体激光器(optically-pumped metastable rare gas laser,OPRGL)概念.OPRGL 利用稀有气体亚稳态原子作为增益介质实现激光输出,能级结构与DPAL 类似,同样具有高功率激光输出的潜能,并且从本质上克服了DPAL 增益介质需要高温加热保持气态和化学性质活泼的缺陷.OPRGL 高效运行的一个重要条件是大气压条件下产生一定水平的亚稳态原子数密度,这直接关系到系统的光增益以及对泵浦光的吸收[5
物理学报 2023年19期2023-10-30
- 考虑原子亚稳态的镥金属蒸发过程模拟研究
罗方法,将原子亚稳态引入碰撞假设,建立了金属蒸发过程的二维和三维模型,对是否考虑镥原子亚稳态的金属蒸发过程中各宏观特征量进行分析比较,并对中心处宏观特征量随狭缝开口大小和蒸发源表面温度的变化特点进行讨论.研究结果表明,原子亚稳态会导致经过束流装置的金属原子蒸气数密度降低、运动速度和速度的离散程度上升,同时狭缝开口大小和蒸发源表面温度均会引发金属原子蒸气宏观特征量分布的变化.在二维模型基础上进行的三维模拟结果与其变化一致,本工作可为电子束金属蒸发过程的实验研
物理学报 2023年18期2023-10-06
- 先进芯片设计中RTL 的CDC 问题分析及处理方法
及可靠性。1 亚稳态与同步器亚稳态指的是触发器无法在一个规定的时间达到一个确定的状态，当触发器进入亚稳态，我们既无法预测其输出的电平，也无法预测其何时才能稳定地输出正确的电平[1]。在亚稳态期间，触发器输出一些中间级电平，并且这种电平可以延通路传播，如图1(a)所示，其产生的原因是由于信号在时钟触发沿的判决窗口没有保持稳定，导致触发器中锁存信号的电容充电不足，从而使得触发器需要花很长的时间才能使输出信号达到标准电平，使电路“反应”变迟钝。亚稳态对我们的逻辑
电子制作 2023年11期2023-07-13
- 芯片设计中常见的跨时钟处理错误及解决方法
处理方法。1 亚稳态与常见的处理方法1.1 亚稳态分析亚稳态指的是触发器无法在一个规定的时间达到一个确定的状态，当触发器进入亚稳态，我们既无法预测其输出的电平，也无法预测其何时才能稳定地输出正确的电平[1]。在亚稳态期间，触发器输出一些中间级电平，并且这种电平可以延通路传播，如图1(a)所示，其产生的原因是由于信号在时钟触发沿的判决窗口没有保持稳定，导致触发器中锁存信号的电容充电不足，从而使得触发器需要花很长的时间才能使输出信号达到标准电平，使电路“反应”
电子制作 2023年10期2023-07-09
- 异步FIFO 抗SEU 设计
的信号可能发生亚稳态，使得TMR 输出到判决器的数据不同步，会致使判决器在一路信号翻转时失去防护效果[14]。因此，加固跨时钟域同步电路时，需解决单粒子翻转和亚稳态同时发生的问题。异步FIFO（Asynchronous First In First Out,AFIFO）[15]是集成电路设计中最常用的跨时钟域同步电路。在通常的设计中经常直接使用成熟的AFIFO IP 核。但由于使用的IP 核常是固核或硬核，导致其内部结构不能被更改，在其应用于三模冗余场景时
现代电子技术 2023年11期2023-05-30
- 一种基于CPU 总线通信的同步设计方法
钟域处理来避免亚稳态问题。本文通过介绍常用的CPU 总线通信同步设计方法，提出了握手协议存在的安全隐患，如果仅对CPU 控制信号进行跨时钟域处理，可能导致FPGA 内部触发器的数据端产生毛刺，从而导致FPGA 误响应CPU 指令。经过仿真测试证明，在CPU 读写时序余量充裕的前提下，可以采用对多比特的地址线和数据线打一拍的操作来解决FPGA 内部触发器数据端的毛刺问题，为更可靠地进行总线通信提供了一种思路。随着军工产品向着高集成度、高速和高可靠性方向发展[
数字技术与应用 2023年4期2023-05-10
- FPGA供电网络工作在亚稳态的解决方案研究
V供电网络的亚稳态引起了通用输入输出模块上电BIT报故，且在周期任务运行中工作异常。针对该问题，通过设计排查、仿真分析，给出3.3 V供电网络工作在亚稳态的解决方案，并对解决方案的有效性进行了实验验证。1 FPGA供电网络设计方案机载产品使用的电源为二次电源，从飞机28 V直流汇流条上取电，通过内部的DC/DC模块将其转换为各类型电路使用的±15 V、5 V电源。FPGA使用的3.3 V、1.5 V、1.0 V电源为三次电源，由二次电源经过稳压电源芯片而
山西电子技术 2022年6期2023-01-10
- 高气压氩气辉光放电条纹等离子体的形成和演化*
的产生与丰富的亚稳态原子密切相关,亚稳态原子导致的分步电离过程会引起电离不稳定性,这种不稳定性以电离波的形式传播,使得等离子体参数发生纵向调幅,从而形成明暗相间的条纹等离子体.加入氮气可有效猝灭亚稳态氩原子,调整电子能量分布函数,这使得等离子体的不稳定性条件被破坏,因此,条纹等离子体消失.本工作可为人们进一步认识和理解高气压下辉光放电条纹等离子体的形成及消除机制提供新的思路和实验依据.1 引言众所周知,辉光放电等离子体是一种典型的碰撞等离子体,其中包涵了丰
物理学报 2022年14期2022-07-28
- 亚稳态氪原子束流诊断系统结构设计与优化
体放电方法产生亚稳态氪原子束流,利用激光对亚稳态氪原子束流进行准直、减速与囚禁,在磁光阱中对单个原子的荧光信号进行计数测量,其探测灵敏度可达10-8。在ATTA检测系统中,亚稳态氪原子束流强度是影响三维磁光阱装载率与检测灵敏度关键参数,因此需要对亚稳态氪原子束流强度及其分布进行准确的测试与表征。亚稳态惰性气体原子具有较高(约10 eV)的内能,在金属表面碰撞退激发时会产生二次电子,通过检测退激发电子可以对亚稳态原子束流强度等参数进行测定。Panock R
计量学报 2022年5期2022-07-12
- 机载电子跨时钟域同步电路验证及可靠性分析
会在电路中引入亚稳态[1]，若亚稳态处理不当，则可能给电路带来数据丢失、位错、重汇聚等风险，造成设备关键功能的丧失或错误。如时钟检查电路功能丧失[2]、飞机显示图像异常、AFDX交换机数据错误等。更严重的是，若亚稳态沿信号通道上的寄存器级联传播，可能造成芯片烧毁的严重后果。如某航天器在为期一年多的地面测试中突然出现故障，经分析发现，航天器出现故障的原因是跨时钟域电路传输引入亚稳态，亚稳态传播导致片上大量MOS(metal oxide semiconduct
西北工业大学学报 2022年2期2022-05-11
- 双射频气体放电制备亚稳态氪原子束流研究
项技术的发展，亚稳态惰性气体原子在原子光刻[1]、原子全息术[2]、原子光学[3]、冷碰撞物理[4]和精密测量[5]等基础研究中得到了广泛的关注。另一方面，氪原子物理和化学性质稳定，来源单一，其放射性同位素81Kr（半衰期22.9万年）和85Kr（半衰期10.8年）是理想的示踪同位素，广泛应用于地下水年代测定、气候变化、大气环境监测[6]等应用研究领域。然而大气中氪含量稀少（约1ppmv），81Kr和85Kr同位素丰度极低（同位素丰度分别为5.3×10-1
机电产品开发与创新 2022年2期2022-04-13
- 四元赫斯勒合金CrIrVSb的半金属性和磁性
rVSb合金的亚稳态,该状态下合金仍为亚铁磁性材料。为了进一步研究CrIrVSb合金的基态和亚稳态的稳定性,计算了3种结构在不同晶格常数下的能量,并绘制了能量随晶格常数的变化曲线,如图3所示。图3中CrIrVSb合金的3种非等价结构的能量随晶格常数的变化曲线都存在能量的最小值,说明3种结构都是稳定结构,其中,基态(Type 3)的能量最低,对应的平衡晶格常数为6.319 Å,亚稳态(Type 1)对应的平衡晶格常数为6.219 Å。由于亚稳态结构的总磁矩具
沈阳师范大学学报(自然科学版) 2021年4期2021-10-25
- 基于Verilog HDL的异步FIFO 设计
存储之间会出现亚稳态现象。异步FIFO(Frist Input Frist Output)是解决跨时钟域数据传输和存储所引发亚稳态的有效方法之一。异步FIFO 在雷达、信号处理及多媒体技术等领域有着广泛的应用[1-3]。1 FIFO结构设计FIFO是一种先进先出的双端口数据缓存器，和普通缓冲器区别在于FIFO没有外部地址线，优点是减少输入信号控制线，缺点是数据只能顺序写入、顺序读出[4-5]。图1给出了异步FIFO内部结构图，包括双端口RAM存储器、写控制
电子设计工程 2021年19期2021-10-10
- 退火温度对Al- Mg- Si 导线性能的影响
暗，初步推测为亚稳态的Mg2Si 相。有文献指出，当Mg2Si 体积一定时，表面积越小，表面能越低，只有维持球状才能具有最小的表面能，因此，片状的Mg2Si 会向球状的Mg2Si 转化，这是一个自发的过程，使系统的自由能下降，球化的过程取决于Mg，Si 的扩散能力。虽然Si 原子在Al 中的固溶度极低，在室温下仅有0.05%，但是合金中存在的晶体缺陷能加速Si 的扩散，最终Mg2Si 会形成细小，弥散的球状颗粒状[6]。也有文献指出，对于时效处理的Al-M
科学技术创新 2021年25期2021-09-11
- 稳定的高亮度低速亚稳态氦原子束流*
量实验的关键.亚稳态( 2 3S )氦原子的精密光谱测量在检验量子电动力学、测定精细结构常数研究中受到重要关注.本文利用激光冷却方法增强束流强度、通过塞曼减速器降低原子的纵向速度, 并利用反馈控制稳定束流强度.实验测得, 所产生的亚稳态氦原子连续束流在(100±3.6) m/s 速度下, 强度达 5 .8×1012 atoms/(s·sr), 相对稳定度为 0.021%.利用该原子束, 示范了在仅0.1%的饱和光强条件下进行 4 He 原子 2 3S—23
物理学报 2021年13期2021-08-04
- 基于激光吸收光谱的惰性气体Xe在线探测技术
但由于Xe存在亚稳态，所以可通过放电方式将基态Xe泵浦至亚稳态[10]。在对Xe光谱精细结构的研究中，1994年， Walhout等通过实验精确测量了Xe的亚稳态能级寿命[11]；1999年， Amico等测量了823 nm附近Xe稳定同位素的谱线频移及光谱精细结构[12]；Date等通过理论和实验，分析了射频放电情况下基态Xe至亚稳态Xe的产额[13]；Pawelec等详细给出了近红外波段Xe稳定同位素的光谱精细结构[9]；Hickman等采用射频放电和
现代应用物理 2021年2期2021-07-13
- 全数字双混频鉴相技术亚稳态抑制方法研究
双混频鉴相技术亚稳态抑制方法研究崔广利1,2,3,4，向渝1,2，华宇1,2,3,4（1. 中国科学院 国家授时中心，西安 710600；2. 中国科学院 精密导航定位与定时技术重点实验室，西安 710600；3. 中国科学院大学，北京 100049；4. 中国科学院大学 电子电气与通信工程学院，北京 101048）全数字双混频鉴相技术（DDMTD）是一种高精度的相位检测技术，在White Rabbit中主要负责完成两路同周期信号的高精度相位差检测。在全数
时间频率学报 2021年1期2021-04-26
- 亚微米级向列相球形液滴中分裂核结构稳定性的探究
e)，其总是以亚稳态的方式存在。An等人[8]分别在垂面强锚定边界条件和镜像-垂面(mirror-homeotropic)边界条件下研究了分裂核结构和-1分裂核结构。对于上述有关分裂核结构的研究结果，发现其总是以亚稳态形式存在，而这也是本文的重点研究问题。基于Landau-de Gennes理论，本文主要从弱锚定边界条件出发，通过考虑k24弹性项的作用，研究亚微米级尺寸下分裂核结构成为稳态的存在范围。2 几何模型图1 球状结构示意图Fig.1 Schema
液晶与显示 2021年3期2021-04-10
- 基于自旋亚稳态的零场冷交换偏置研究
00)1 自旋亚稳态和零场冷交换偏置的研究现状1.1 亚稳态简介亚稳态是凝聚态中众所周知的现象，由于其自由能高于平衡态，使得体系在某些性能上相较于稳定态更易于调控，从而触发出很多丰富的物性[1-6]. 磁性材料中的亚稳态会使体系处于局部较小的能量势阱中，在温度场、磁场等外部物理场的作用下体系从一个势阱跳到另一个势阱，从而发生磁相变. 这种相变可以是光滑的，例如外磁场所带来的大磁熵变[7-8]；也可以是突然的，例如磁跳变[9]、斯格明子等[10]. 这些相变
物理实验 2021年2期2021-03-10
- 原子尺度均匀形核亚稳态结构的分子动力学研究
中有可能存在的亚稳态结构的文献却很少。因此本文将系统地整理分析相关的研究文献，对这些年来有关均匀形核过程中的液固结构的研究进行综述。2 均匀形核结构的分子动力学2.1 研究成果针对均匀形核的结构问题，有关实验的文献往往不进行深入讨论，并且所能得到的结论仅限于液态到固态的结构转变。实验虽然可以对整个凝固过程进行研究，但无法准确预测临界晶核的生成。因此，实验所能够观察到的核，很可能已经不再仅仅处于临界大小，而是经历一定长大过程的过临界晶核。故有关形核过程中的结
中国金属通报 2020年16期2020-12-20
- 跨时钟域传递位数据的同步方法
那么它就会产生亚稳态现象，严重影响电路系统的可靠性和稳定性。随着大规模集成电路的设计越来越复杂，跨时钟域传递数据信号的现象也越来越常见。因此，研究数据信号在不同时钟域之间的传递问题，已经成为数字集成电路系统设计者普遍关注的热点问题之一[5]。根据国内外的研究文献和工程实践经验，保持数据同步能够在很大程度上保证数据接收的准确性，这也是保障系统可靠性和稳定性的必要条件。在片上系统设计中，跨时钟域传递位数据的情况最普遍，这也是处理多数据信号跨时钟域传递的技术基础
现代计算机 2020年24期2020-10-12
- 2016年门源MS6.4地震前跨断层短水准短期异常的机理探讨
偏离线性阶段的亚稳态特征，应力释放与断层协同活动已经开始;同时也存在显示亚失稳状态特征的可能。关键词：门源地震;跨断层形变;短期前兆;亚稳态—亚失稳态中图分类号：P315.725文献标识码：A文章编号：1000-0666（2020）04-0644-070引言地震预报要取得防震减灾实效，关键在于短-临预报。亚失稳是断层失稳前应力由积累为主转变为释放为主的最后阶段（马瑾等，2012，2014;马瑾，2016），马瑾等（2012）以5°拐折断层一次粘滑实验中不同
地震研究 2020年4期2020-09-26
- W/ZrNiAlCu 亚稳态合金复合材料破片对RHA 靶的侵彻释能特性*
NiAlCu 亚稳态合金复合材料是新一代MESM，具有较强的侵彻能力及释能特性，但其对轧制均质装甲（RHA）靶板的侵彻释能特性研究仍属空白。基于此，本文通过弹道枪侵彻实验和高速摄影，测量破片对RHA 靶板的撞击速度和靶板贯穿形成的冲塞体速度，记录破片的侵彻释能过程，研究W/ZrNiAlCu 亚稳态合金复合材料破片的侵彻释能特性，为该亚稳态合金复合材料的进一步研究和应用提供理论和实验依据。1 侵彻实验1.1 实验方案实验试样为W/ZrNiAlCu 亚稳态合金
爆炸与冲击 2020年2期2020-04-09
- 基于FPGA的异步跨时钟域设计
间的要求，出现亚稳态的现象[2]。针对跨时钟域设计中出现的问题，设计了一种基于底层FPGA硬件架构为核心的FPGA跨时钟域设计，能够让设计师在进行FPGA设计时充分理解程序在芯片上运行的过程，避免时序错误。1 跨时钟域系统在FPGA的设计中，任何信号均需满足“建立时间”和“保持时间”两个参数。“建立时间”是指在时钟沿到来之前，触发器输入信号必须保持稳定的时间。“保持时间”则是指在时钟沿之后，信号必须要保持稳定的时间。如果输入信号不满足这个规则，触发器的输出
山西电子技术 2020年1期2020-03-24
- 一种基于比较器共模模式的真随机数发生器设计方案
环振抖动采样、亚稳态和热噪声直接放大3种方法.环振抖动采样中，由于振荡器电路的热噪声会引起时钟抖动，因此用低频时钟采样高频时钟获得随机序列.该方法虽然电路结构简单，但随机性较差[3].亚稳态则是让双稳态电路工作在亚稳态状态，使得电路输出完全受热噪声影响.该方法有着较高的数据吞吐率[4]，但需要占用大量面积.热噪声直接放大法用运算放大器将电阻上的热噪声放大到合适的幅度，之后通过比较器将放大后的热噪声与中间电平比较得到随机信号.该方法可以提供高质量的噪声源[5
复旦学报（自然科学版） 2019年5期2019-10-25
- 铜冶炼含砷废水水热臭葱石沉砷及亚稳态铁物相转化行为
、碱式硫酸铁等亚稳态铁物相。李存兄等[22-24]在水热赤铁矿沉铁过程中研究发现，通过控制体系酸度、温度、铁离子浓度等因素可实现亚稳态铁矾的溶解与转化。但采用常压法或水热法获得的臭葱石沉砷渣中含有亚稳态铁物相，降低了臭葱石沉砷渣的纯度及其稳定性。工业含砷废水杂质含量高、成分复杂，以此为原料获得的臭葱石沉砷渣成分将更为复杂，将影响臭葱石沉砷渣的稳定性，易引发环境污染问题。水热臭葱石沉砷工艺是处理工业含砷废水的有效方法，研究该过程中亚稳态铁物相的抑制及转化对获
中南大学学报（自然科学版） 2019年9期2019-10-16
- 三元共掺杂对YSZ热障涂层热物理性能的影响
化，相对稳定的亚稳态四方相t′会部分转变为单斜相m和立方相c，在冷却过程中四方相t转变为单斜相m，相变导致晶格膨胀使涂层开裂剥落，叶片的寿命急剧下降，100 h后涂层逐渐开始剥落至失效[8-10]。根据史蒂芬波尔兹曼定律，随着温度的提高，热辐射增加，当温度高于1473 K时，热辐射呈4倍增长，热导率急剧增大，热辐射的比例高达30%，并且YSZ在1073 K呈半透明状态，在高于1273 K温度下完全透明，对热辐射几乎不起任何的遮挡作用[11-12]。为了改善
航空材料学报 2019年2期2019-04-15
- 射频放电方法产生亚稳态氪原子束流技术研究
测[7，8]。亚稳态氪原子束流制备是原子阱痕量检测方法的关键技术瓶颈之一。氪原子的第一激发态4p55s[3/2]1能量高达10eV，对应波长123.6nm的真空紫外光尚无商用激光器，无法直接对基态氪原子进行激光冷却和囚禁。为解决这一问题，首先需要将氪原子从基态4p6激发到亚稳态4p55s[3/2]2（能级寿命 40s），再利用波长 811.5nm 激光（有商用激光器）与亚稳态5s[3/2]2→激发态5p[5/2]3的二能级系统共振，实现对于氪原子的冷却与囚
机电产品开发与创新 2018年5期2018-10-16
- FPGA跨时钟域信号同步设计方法研究
理不当就会产生亚稳态、采样数据错误、采样丢失和重聚合错误等一系列问题，从而使系统无法正常运行。本文就此讨论了在FPGA设计中跨时钟域设计中的常见问题，信号及数据同步的常见方法[2]，在此基础上说明了进行跨时钟域分析时的方法和步骤。1 跨时钟域信号常见问题1.1 亚稳态问题在FPGA系统中，如果数据传输中触发器的建立时间Tsu和保持时间Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)和撤离时间(removal
单片机与嵌入式系统应用 2018年9期2018-09-07
- FPGA中关于复位的设计和研究
的值,容易造成亚稳态,从而影响设计的可靠性;复位信号容易受到毛刺的影响,会导致触发器的误操作,进而影响设计的稳定性;此外异步复位的可测性和STA的复杂性要高于同步复位。图1 同步复位电路图图2 异步复位电路图2.3 异步复位同步释放异步复位同步释放是指在异步复位信号到来的时候不受时钟信号的同步,而是在复位信号释放的时候受到时钟信号的同步。其综合后RTL图如图3所示。其中异步复位信号使用FPGA寄存器的全局异步复位端口能够使复位信号有效时刻到达所有寄存器的时
数字技术与应用 2018年3期2018-06-14
- 静电自组装GO/Al/CuO的制备与性能研究
/Al/CuO亚稳态分子间复合物。对样品的微观形貌、结构和热反应特性及感度进行研究测试。结果表明：自组装法增大了组分粒子的接触，纳米Al和纳米CuO粒子均匀负载在GO片层；与物理混合法相比，静电自组装制备的GO/Al/CuO反应放热量达到1 394 J/g，提高了61.34 %，撞击、摩擦和火焰感度均有所降低。亚稳态分子间复合物；氧化石墨烯；自组装；放热量；感度亚稳态分子间复合物[1]（Metastable Intermolecular Composite
火工品 2018年1期2018-05-03
- FPGA设计中跨时钟域的问题与方法
钟域传输信号时亚稳态现象产生的原因以及危害，然后分析和研究了解决跨时钟域传输过程中遇到的各种同步技术，分析和比较在不同场合的应用以及各自的优缺点。【关键词】FPGA 跨时钟域 亚稳态FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程期间的基础上进一步发展起来的一种可编程门阵列。它是作為专用集成电路（ASIC）领用中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可
电子技术与软件工程 2017年24期2018-01-17
- 基于FPGA的数据采集系统中跨时钟域设计的研究
跨时钟域引起的亚稳态，从而导致对下一级逻辑电路的影响。本文论述了在基于FPGA的数据采集系统设计中对跨时钟域信号处理的几种方式，从而尽可能的保证了信号在跨时钟域设计中的稳定性。数字电路 跨时钟域 FPGA 亚稳态1 引言随着数字电路设计复杂度的提高，设计中存在多个时钟域变得越来越普遍。由于多时钟的异步系统内含有多个时钟源的频率和相位存在差异，当信号跨时钟域时就可能违背建立时间和保持时间的要求，出现亚稳态的现象。数字设计中没有EDA工具能够智能的去考虑和解决
数码世界 2017年4期2017-12-29
- 铈离子对高强铝合金应力腐蚀开裂的缓蚀作用
制铝合金表面的亚稳态点蚀发育和长大，因而使裂纹的孕育时间显著延长，降低了SCC的敏感性。不过一旦裂纹进入扩展阶段或者试样表面有预裂纹，则由于Ce3+很难迁移到裂纹尖端或在裂尖区难以成膜，不能对裂纹的生长起到有效抑制作用，因而无法降低7A04的SCC发展速率。SEM分析表明7A04铝合金光滑试样SCC主要源于亚稳态或稳态点蚀的诱导作用。铝合金；应力腐蚀；电化学噪声；点蚀；缓蚀剂高强铝合金广泛应用在航空航天领域，但在海洋大气环境中容易发生点蚀[1]、剥蚀和应力
材料工程 2017年5期2017-06-28
- 基于FPGA的异步FIFO的设计
递数据的系统中亚稳态的产生，采用异步FIFO（First In First Out，先进先出队列）口来缓冲传输的数据，以克服亚稳态，保证数据的正确传输。由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在，将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法.使模块的工作频率得到一定提高。【关键字】 FPGA FIFO一、FPGA简介FPGA（Field-
中国新通信 2016年23期2017-03-01
- 一种带有亚稳态消除电路的TDC设计方案*
41）一种带有亚稳态消除电路的TDC设计方案*尤 帅1，艾国润1，刘俐宏1，杨赟秀2，袁 菲2，甄少伟1*，贺雅娟1，罗 萍1（1.电子科技大学电子薄膜与集成器件国家实验室，成都610054；2.西南技术物理研究所，成都610041）时间间隔测量技术在原子物理、激光测距、定位定时等方面有着重要的应用，因此，高精度的时间数字转换电路TDC（Time-to-Digital Converter）在科学研究和工程实践中扮演着重要的角色；本次提出的TDC设计方案功耗
电子器件 2016年6期2016-12-23
- 电化学噪声技术研究X80钢的点蚀过程
NaCl溶液中亚稳态与稳态点蚀特征。结果表明：在含Cl-溶液中，当试样处于点蚀亚稳态，电位与电流噪声具有典型的快速下降或上升，缓慢恢复的暂态峰(Transient)特征，噪声电流峰平均宽约5～10 s，而噪声电位峰宽为100 s。随着腐蚀时间的延长，亚稳态点蚀噪声峰数量增多，亚稳态点蚀程度加剧;当点蚀由亚稳态发展到稳态初期，电流噪声峰恢复时间变长，与电位噪声峰寿命趋于一致;而随着稳态点蚀的发展，电位与电流峰出现的频率显著增加，电位与电流峰具有很好的相位同步
腐蚀与防护 2016年7期2016-09-14
- 一种“死时间”少和自动校准容易的Wave Union TDC
题，并消除由于亚稳态、噪声或时钟网络延时网络不对称等造成的“bubble”现象。最大的挑战是针对锁存延时链得到的非温度计码的编码器设计问题，更短的编码时间意味着可以实现TDC的连续测量以及更短的延时链长度、更长的TDC时钟周期、更低的TDC通道资源使用量。为了消除温度和电压变化对TDC测量精度的影响，采用了占用大量硬件资源的实时按位校准方法。在Altera 的Cyclone II器件上，时钟频率为400MHz，64位延时链的WUA TDC使用了1 621个
软件导刊 2016年7期2016-05-14
- 铒镱共掺波导放大器能级粒子数分布的研究
规律，如铒离子亚稳态能级上粒子数变化率最大的地方表现为EYCDWA内部具有增益极值；在前端单向泵浦方式下靠近波导输出端该能级上的粒子数最少，EYCDWA产生的噪声最小。放大器；铒镱共掺；粒子数随着光波导放大器小型化和集成化的发展，在增益不变或要求更高的条件下，有源器件的尺寸越小越好。掺铒光波导放大器（EDWA）引入镱离子，它为铒离子提供了一种间接泵浦方式，改善波导放大器的性能，能在更短的波导长度下获得较高的增益，因而铒镱共掺波导放大器（EYCDWA）更具有
长春理工大学学报（自然科学版） 2015年6期2015-10-12
- 304不锈钢点蚀行为的电化学阻抗谱研究
0.1V时，是亚稳态蚀孔的生长和发展期；0.1V之后，点蚀生长速度随电位的升高而加快，电极处于过钝化状态。从图1中的动电位极化曲线无法获得亚稳态蚀孔生长发展的相关信息，但通过动电位电化学阻抗谱技术就可以研究亚稳态点蚀的形核、发展对电极状态的影响。图2 304不锈钢DEIS测试Nyquist图（a）－0.2～－0.06V；（b）－0.04～0.10V；（c）0.12～0.26V；（d）0.28～0.40VFig.2 Nyquist plots of 304
材料工程 2014年6期2014-04-26
- FPGA设计中的跨时钟域问题
跨时钟域产生的亚稳态现象对FPGA仿真验证造成的影响。关键词： CDC； 亚稳态； 同步； 仿真中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2014）07?0151?03Problem of clock domain crossing in FPGA designYU Fan， ZHANG Wei?xin（Shanghai Aerospace Electronic Technology Institute， Shang
现代电子技术 2014年7期2014-04-18
- 非对称反馈神经网络中亚稳态的位置与稳定性
710062）亚稳态存在于真实的大脑记忆中［1－4］，同时对人工神经网络的应用也起着非常重要的作用．例如，神经网络可用于联想记忆和模式识别［5－7］，但由于亚稳态的存在可能会导致记忆失败和识别错误［8－10］．所以对神经网络中的亚稳态的研究一直是人们比较关注的问题．目前，在真实大脑中对亚稳态的研究集中在临界过程［2－4］，如临界分支过程［2］．在人工神经网络中以对称网络为主，研究亚稳态的结构［11］和数目［12］，尤其是当记忆模式为3个时，系统中亚稳态的结
陕西师范大学学报（自然科学版） 2013年5期2013-10-29
- 流体-亚稳态原子传输混合模型模拟空心阴极放电特性*
性，并没有考虑亚稳态原子的时空演化特性.而在很多利用流体-蒙特卡罗模型对空心阴极放电进行的模拟研究中同样忽略了分步电离等对新电子产生的影响[8,9].但是亚稳态原子是气体放电反应中一种重要的活性粒子，为了能够更加准确的反应空心阴极放电的放电特性，有必要在放电模型中加入亚稳态原子传输模型.本文分别利用单一流体模型和流体-亚稳态原子传输混合模型模拟了矩形空心阴极的放电特性;通过比较两种模型模拟得到的电子密度以及电离反应速率等，研究了亚稳态原子对放电特性的影响.
物理学报 2013年11期2013-02-25
- 近β 型高强Ti-10V-2Fe-3Al 合金对激光切割的响应
钛合金尤其是亚稳态β 钛合金，具有优异的物理及力学性能而得到广泛应用。然而，亚稳态β 钛合金因其高强韧性、高的化学反应活性以及低的热导率等特性难于切削。激光加热辅助切削(LAM)是一种近年发展起来的特种加工技术，在切削过程中，以激光束为热源，对工件进行局部加热，使其强度下降达到塑性切削的目的。已有实验表明，采用LAM技术能够改善α+β 或α 钛合金的切削性，而是否能够改善亚稳态β 钛合金的切削性能还有待研究。为此，R. A. Rahman Rashid 等
钛工业进展 2013年2期2013-02-15
- 一种超细晶β 钛合金热稳定性的研究
亚稳态β 钛合金不含Ni 和其他有毒元素，具有良好的生物相容性，在医疗领域得到了很好的应用。然而，亚稳态β 钛合金的表面性能和抗疲劳性能已成为限制其应用的重要因素，而发展超细晶(UFG)和纳米晶的亚稳态β 钛合金则是提高亚稳态β 钛合金强度和改善抗疲劳性能的有效方法。Ti-25Nb-3Zr-3Mo-2Sn 合金是一种新型的亚稳态β 钛合金，具有较低的弹性模量，高的强度、可塑性及赝弹性，并且可以通过累积轧制(ARB)这种大塑性变形(SPD)技术有效提高合金的
钛工业进展 2013年1期2013-02-14
- 略论稳定态与亚稳态
)略论稳定态与亚稳态郝士明(东北大学 材料与冶金学院，沈阳 110819)目前，由于材料与冶金科技的发展，出现了超出或远离常规条件下使用的材料，在材料制备过程中，也常出现一些不太稳定的物质，因此“稳定态”和“亚稳态”成了常用词汇.但是在探究这两个词汇的含义时又会发现，它们的应用范围极其广泛:物理学、化学、天文学、原子能工程学、电子器件学、热工学、化工学等等，涉及大部分自然科学门类.甚至社会科学中也使用这两个词汇.尽管各学科中的“稳定态”和“亚稳态”是可以相
材料与冶金学报 2012年1期2012-12-28
- Mon(n=2～12)团簇的基态结构及其稳定性
最低能量结构和亚稳态结构如图1所示,能量按照由低到高的顺序排列。对于Mo3,优化出的基态构型为等边三角形。一个Mo戴帽在Mo3的最低能量结构上得到了Mo4最低能量结构菱形(4a)和亚稳态结构矩形(4b)两个平面结构,并且亚稳态结构4b比最低能量结构的能量高0.431 7eV。图1 Mon(n=2～12)团簇的最低能量结构和一些亚稳态的几何结构对于Mo5,孪生四面体(5a)是其稳定结构,可以看作是在Mo4最低能量结构上戴帽一个Mo原子生成;亚稳态结构5b是由
周口师范学院学报 2012年2期2012-12-12
- 基于电化学噪声研究缓蚀剂对AA6063铝合金点蚀的影响
aCl溶液中的亚稳态点蚀萌发和稳态点蚀生长特征,着重探讨了CeCl3、Na2CrO4、8-羟基喹啉(8-HQ)等三种不同类型缓蚀剂对亚稳态和稳态点蚀的抑制机理.结果表明:当铝合金表面阴极相(Al-Si-Fe)周边的Al基体发生局部溶解后,会导致邻近区域pH值升高(>8.4),引起Ce(OH)3在蚀点中心区的阴极相表面优先沉积,从而抑制局部腐蚀的阴极去极化过程.随着缓蚀剂浓度的提高,亚稳态噪声峰的平均积分电量(q)随之递减,但噪声峰的平均寿命几乎没有变化,表
物理化学学报 2012年9期2012-11-30
- 表面粗糙度对304不锈钢早期点蚀行为影响的电化学方法
了表面粗糙度对亚稳态点蚀萌生的影响，Arash等［2］研究了表面粗糙度对316不锈钢均匀腐蚀及点蚀的影响，发现不锈钢电极表面粗糙度越小，不锈钢越不容易发生点蚀。Hong等［3］研究了不同表面粗糙度301不锈钢的早期腐蚀行为，发现在粗糙的不锈钢表面更容易产生亚稳态及稳态点蚀。本研究采用动电位扫描、电化学阻抗谱和电化学噪声等电化学方法，研究几种不同表面粗糙度304不锈钢在质量分数为3%的NaCl溶液中的点蚀行为，深入了解表面粗糙度对不锈钢点蚀发生发展的影响。1
失效分析与预防 2012年2期2012-07-17
- TMR加固的SpaceWire节点的设计与实现
MR设计在降低亚稳态导致系统功能错误中的应用目前FPGA功能设计中，TMR大多用在抗单粒子翻转的设计中，广义上讲，TMR设计的思想是降低目标部件发生错误对系统功能造成的影响，所以三模冗余设计也可以应用在降低亚稳态导致系统功能错误的设计中。在多时钟域设计中，亚稳态是常见的问题，一般使用双采样降低亚稳态产生的概率，但是仍然有一定概率会产生亚稳态。当产生亚稳态时，最差情况下，需要经过几个甚至更多个时钟周期，寄存器输出才能稳定在“0”或者“1”。 本文尝试使用TM
航天返回与遥感 2012年4期2012-06-11
- FPGA跨时钟域亚稳态研究
PGA跨时钟域亚稳态研究广东工业大学自动化学院 周 伟 杜玉晓 杨其宇 张育俊 曾 浩在FPGA电路设计中，一个系统可能包含了很多跨时钟域的时钟信号，当其目标域时钟与源域时钟不同时，如何在这些不同域之间传递数据成为了一个重要问题。特别是在中心模块与外围电路芯片的通信设计中，容易导致亚稳态的跨时钟域就不可避免。针对FPGA设计中的亚稳态问题，本文给出了一系列行之有效的解决方法，很好地抑制亚稳态，提高系统可靠性。亚稳态；建立时间；保持时间；异步FIFO；握手协
电子世界 2012年3期2012-06-01
- FPGA设计中的亚稳态及其缓解措施
还有其他状态，亚稳态就是其中之一。亚稳态是指触发器或锁存器无法在某个规定时间段内达到一个可确认的状态[1]。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在亚稳态期间，触发器输出一些中间级电平，甚至可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。亚稳态是异步数字电路设计中的固有现象，但是由于其偶发性和温度敏感性的特点，在产品前期测试过程中很难发现。当前多个型号的FPG
电子技术应用 2012年8期2012-03-15
- 一种基于ASIC的高速异步FIFO设计*
入等错误，同时亚稳态现象也会出现在不同时钟域之间的数据传递过程中。此时，如何实现数据高速有效的传输并克服跨时钟域间数据传递时的亚稳态成为一个关键点问题。由于异步FIFO （First In First Out）能够有效解决不同传输速度和不同时钟域之间数据传递的问题，异步FIFO在实际电路中得到广泛的运用。本文介绍一种基于ASIC的高速异步FIFO的设计和实现方案。1 异步FIFO的基本功能和结构异步FIFO指在不同时钟域之间，由一个时钟域写入，待写入数据稳
网络安全与数据管理 2011年22期2011-08-20
- 一种异步FIFO数据余量检测方法
的利用率。1 亚稳态要想设计异步FIFO数据余量的检测方法，首先应该了解异步FIFO设计中涉及到的亚稳态问题。在数字集成电路中，触发器必须满足建立时间（set⁃up time）和保持时间（hold time）的时序要求（其中建立时间是时钟翻转之前数据输入必须有效的最小时间，有效时间是在时钟沿之后数据输入必须仍然有效的最小时间）。触发器时序要求如图1所示，如果信号和时钟之间不满足这个时序要求，会使寄存器工作在一个不确定的状态，并且在未知的时刻会随机地固定到高
电视技术 2011年15期2011-06-07
- FPGA设计中跨时钟域同步方法的研究
中采样就会产生亚稳态、采样丢失和采样数据错误等一系列问题，从而使系统无法正常运行。本文就此分析了在FPGA设计中跨时钟域导致的亚稳态现象以及2种同步方法，尤其是基于异步FIFO的同步方法。1 跨时钟域中的亚稳态在FPGA的设计中，当用不同域的时钟去采样数据时，如果采样的数据不满足setup时间和hold时间， 这样就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间内处于不确定的状态。在这段时间内Q端产生毛刺并不断震荡，最终固定在某一电压值
铁路计算机应用 2011年5期2011-05-11
- 基于抖动的高速真随机数发生器的设计和实现
生随机数。4.亚稳态采样法[14-16]：利用数字电路的亚稳态作为随机源。亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态，比如在同步系统中，若触发器的建立时间/保持时间不满足，就可能产生亚稳态。触发器输出端Q在有效时钟沿后较长的一段时间处于不确定的状态，这种不确定状态最终会在Q端随机输出0或1，与输入并无必然联系，从而得到随机序列。如图 1所示，影响 TRNG性能者有：熵源(Entropy Source)，采集手段(Harvesting Mec
核技术 2011年7期2011-03-24
- 激光告警系统的异步FIFO设计*
号，避免触发器亚稳态的产生；二是如何根据FIFO的指针信号正确地判断FIFO的空满状态[1]。图2 异步FIFO结构图2.1 亚稳态问题的解决在数字电路中，触发器需要满足setup/hold时间要求。当一个信号被寄存器锁存时，如果信号和时钟之间不能满足这个要求，data2端的值就是不确定的，这个过程称为亚稳态。如图3所示为常用异步时钟和亚稳态[2]。图3 常用异步时钟和亚稳态在异步FIFO中，由于时钟之间周期和相位完全独立，因此数据的丢失概率不为零。尽管亚
网络安全与数据管理 2010年21期2010-05-18