一种K波段超宽带雷达频率综合器的研制

王玉江 赵达军 陈福林 张 博 刘 刚

(四川航天电子设备研究所 成都 610100)

0 引言

雷达频率综合器由一个高稳定晶振作为基准源，经过混频器、倍频器、分频器等进行加减乘除运算后产生各个输出所需信号，其主要包括采样时钟信号、上行信号、本振信号等,被广泛应用于雷达系统中[1]。随着武器装备技术的不断发展，雷达频率综合器逐渐向着宽带化、多功能化等方向发展。本文运用环外插入混频器的DDS+PLL频率合成技术，采用乒乓式锁相环形式，设计了一种超宽带、低相噪雷达频率综合器，其中对K波段跳频本振信号和上行信号进行了详细设计和指标仿真分析，通过实验测试，较好地满足了设计指标要求。

1 直接数字频率合成技术

直接数字频率合成技术(Direct Digital Synthesizer，DDS)是随着数字集成电路和微电子技术的发展出现的一种新的数字频率合成技术，它从相位量化的概念出发进行频率合成，其基本结构如图1所示，DDS内部结构由相位累加器、正弦查询表(ROM)、数模转换器(DAC)和低通滤波器(LPF)等部分组成[2-3]。DDS 输出信号与传统由振荡器产生的信号相比，具有频率分辨率高、切换频率速度快、信号稳定等优点。N位相位累加器对应相位圆上的2N个相位点，每个相位与幅度值存在一一对应关系，从而对应2N个幅度值，这些幅度值被存储在波形存储器中。在K位频率控制字FCW(Frequency Control Word)的控制下，相位累加器给不同的相位码对波形存储器寻址，从而实现相位-幅度的转换。

图1 DDS工作原理

假设DDS中相位累加器位数为N，频率控制字为FCW，系统时钟频率为fc，输出频率为fo，频率分辨率Δf，其表达式如式(1)所示。

(1)

由式(1)可得，频率分辨率的精度是由系统的时钟频率和相位累加器的位数为N决定，选择高相位累加器位数的DDS时，其分辨率更精确；取适当的相位增量值可以获得一定频率范围的输出信号。本系统信号发生器采用成都振芯科技研制的高性能DDS芯片GM4912C，该芯片是一款采样率最高为5GSPS的单通道信号产生器，内部集成14位高速DAC，该芯片可支持单频率点、线性调频、FSK、PSK、ASK以及相干 FSK等多种信号调制方式，具有48位频率调谐精度，16位相位调谐精度，14位幅度调谐精度。DDS参考时钟信号为DDS提供工作时钟信号，由于受到奈奎斯特采样定理的限制，DDS输出频率最高达到参考时钟的40%，本设计采用的芯片参考时钟为5GHz，故其输出频率最高可达2GHz，可以实现较高频率信号带宽的线性调频信号输出，满足一定捷变带宽的要求。

2 环外插入混频器的DDS+PLL频率合成技术

环外插入混频器的DDS+PLL频率合成技术是将DDS输出一定捷变带宽信号与PLL产生的超宽带跳频信号进行混频，从而产生超宽带上行输出信号,其原理图如图2所示。该方式利用DDS保证系统的频率分辨率、捷变带宽以及相位噪声，用锁相环(Phase-Locked Loop， PLL)保证其工作频率和带宽，即由PLL提供较大的频率步进，DDS提供精确的频率步进以填补大步进之间的间隙。输出信号的相位噪声主要由PLL和DDS输出信号的相位噪声决定。由于PLL的鉴相频率较高，环内分频的次数有所减少，再加上归一化相位噪声基底较低，输出信号相位噪声有所改善[4-5]。同时DDS的相位噪声一般很低，所以这种形式的频率综合器相位噪声指标较好。但是输出信号是由DDS直接混频产生，在设计合理混频器的前提下，输出信号的杂散抑制度与DDS基本相同。在实际设计中，需要对DDS输出信号的交调分量进行分析，确定输出信号中的杂散成分,相应地选择合适的滤波器，以减小输出信号的杂散分量。

图2 环外插入混频器的DDS+PLL频率合成基本原理图

3 超宽带雷达综合器方案设计

DDS产生一定捷变带宽的信号与锁相环产生的超宽带跳频信号进行混频，从而产生超宽带雷达上行信号。超宽带雷达频率综合器以一个100MHz恒温晶振作为基准源，运用功分器、锁相环、压控振荡器、放大器、滤波器等器件，通过选用多种不同频率范围的锁相环，实现不同输出信号，超宽带雷达频率综合器产生原理如图3所示，其输出信号为：1.2GHz信处采样时钟信号，5GHz的DDS时钟信号，K波段跳频本振信号，6GHz固定第二本振信号以及Ku波段上行信号。本雷达频率综合器采用ADI公司生产的高性能锁相环芯片ADF4356、ADF41513以及低噪声运算放大器ADA46251、有源环路滤波器ADA4807-2和高频率、大带宽的压控振荡器HMC738LP4。由于恒温晶振相位噪声较好，产生的不同输出信号的频谱比较干净，相位噪声较低，本设计使用高稳定恒温晶体振荡器，采用环外插入混频器的DDS+PLL频率合成技术的相关理论，运用有效的信号串扰隔离屏蔽技术，借用ADIsimPLL锁相环环路滤波器仿真等方法，最终设计了一种高性能的超宽带频率综合器[6]。其中，超宽带雷达频率综合器输出的第一跳频本振信号为K波段，带宽可达2GHz，上行信号为Ku波段，其跳频带宽可达2GHz，捷变带宽可达300MHz，近端杂散抑制度可达60dB，带宽内平坦度小于±2dB。

图3 超宽带雷达频率综合器产生原理图

3.1 超宽带第一跳频本振信号电路设计

第一跳频本振信号是雷达系统最重要的信号，该信号与DDS产生的基频信号上变频产生雷达发射上行信号，与雷达回波信号下变频产生第一中频信号，因此该信号的频谱纯度、信号稳定度等参数指标对整个雷达系统具有重要影响。超宽带第一跳频本振信号产生原理图如图4所示，该信号通过超宽带PLL和VCO实现，采用乒乓式锁相环技术，可将跳频时间减小一半,使跳频时间小于10μs，并通过3个射频开关对信号进行隔离，隔离度可达到100dB以上，提高了信号的稳定度。

图4 第一跳频本振信号产生原理图

超宽带跳频信号参数指标为：跳频信号范围为K±1GHz；输出功率为13±2dBm；跳频间隔为25MHz；相位噪声优于-80dBc/Hz@1kHz；跳频时间≤10μs；杂散优于-60dBc。超宽带锁相环芯片采用ADI公司生产的ADF41513芯片，该芯片工作频率为1GHz～26.5GHz，常被用到雷达接收/发射本振信号产生中。该器件的整数归一化底噪达到-235dBc/Hz，鉴相频率最大输入250MHz，参考频率最大输入800MHz， PLL产生的电荷泵电压低于外部VCO驱动电压，电荷泵电压为0.7V≤Vcp≤2.6V，需要对电压进行增益放大，故需要设计一有源环路滤波器进行滤波，获得较好的相位噪声及较短的锁定时间[7]。超宽带压控振荡器VCO选用ADI公司生产的HMC738LP4芯片，其工作频率为20.9～23.9GHz，压控电压为1V～8V，VCO输出信号包括射频信号、射频二分频信号、射频十六分频信号，其输出信号的最大功率分别为15dBm、3.5dBm、-1dBm，其中二分频信号影响很大，该信号跟随射频信号进行上下变频，产生较多的杂散信号，为了消除二分频信号的影响，在输出端加一高通滤波器，从而提高输出信号的频谱纯度及杂散抑制度。VCO控电压与输出频率关系如图5所示，在跳频输出信号范围为K±1GHz相对应的压控电压为1.8V～5.8V。通过ADIsimPLL仿真可以得到跳频输出信号的相位噪声为-89dBc/Hz@1kHz，满足指标要求。

图5 VCO压控电压与输出频率关系

ADIsimPLL是ADI公司为其产品提供的PIL辅助设计软件，适用于对ADFxxx系列的锁相坏产品进行功能和参数仿真。在已知参考输入频率100MHz、鉴相频率12.5MHz、输出频率22GHz、环路带宽300kHz、相位裕度45°以及VCO灵敏度为500MHz/V，通过ADIsimPLL软件进行仿真，对锁相频率的相位噪声、锁定时间、杂散抑制度等仿真参数进行分析，根据实际情况选择相对应的电阻和电容值，实现对环路滤波器的设计。

为了实现锁相环的快速锁定以及较好的输出杂散，环路带宽设计为300kHz，通过ADIsimPLI仿真可得锁定时间、输出杂散、相位噪声等锁相环仿真参数如图6所示。由图6(a)可得，锁相环锁定信号时间为9μs，采用乒乓式锁相环可将跳频时间减小一半，使跳频时间满足小于10μs时间要求；由图6(b)可得，输出杂散抑制度为-90dBc，杂散优于-60dBc要求；由图6(c)可得，输出信号相位噪声为-89dBc/Hz@1kHz,满足相噪优-80dBc/Hz@1kHz要求。

图6 锁相环仿真参数图

3.2 上行信号电路设计

雷达发射上行信号是由DDS产生具有一定带宽的线性调频信号与超宽带跳频信号进行上变频实现的。受限于DDS输出频率限制，DDS先产生XXGHz±50MHz的线性调频信号，该信号经过高低通滤波器、放大器后进行三倍频，从而得到XXGHz±150MHz的线性调频信号，XXGHz±150MHz线性调频信号再与第一跳频本振信号XXGHz±1GHz上变频，通过带通滤波器取下边带，从而得到XXGHz±1GHz±150MHz相控阵天线所需要的发射上行信号。其产生原理图如图7所示。

图7 发射上行信号产生原理图

3.3 电磁兼容性设计

雷达频率综合器为雷达系统提供各个信号，为了防止不同信号间的相互串扰，提高隔离度，本设计运用了一种有效的信号串扰隔离屏蔽技术，该技术不同于以前的腔体隔离屏蔽,而是根据射频多层板内部不同信号走线的布局，将不同的信号用金属隔墙分割，并在金属隔墙底部的射频多层板设计了金属化接地通孔，金属隔墙与射频多层板通过焊接压在一起，以屏蔽电磁辐射能量，保证良好接地性，该方法不仅提高了信号间的隔离度，还提高了抗噪声能力[8]。射频多层板PCB如图8所示。通过实验验证，该隔离屏蔽技术，既简单又高效，杂波抑制度达到60dBc以上。

图8 超宽带雷达频率综合器PCB板图

4 超宽带雷达频率综合器测试

通过使用安捷伦N9030A频谱分析仪对超宽带雷达频率合成器的不同输出信号的频率、功率、杂散、谐波、相位噪声等参数进行测试，其中采样时钟信号、超宽带第一跳频本振信号、第二本振信号的频谱如图9所示。所有测试数据如表1所示，雷达频率综合器输出各个信号的各项电性能指标均满足设计要求，其中样机发射上行信号的输出带宽达到2GHz，捷变带宽达到300MHz，实现了雷达频率综合器的跳频带宽和捷变带宽的超宽带设计，验证了相关超宽带频率合成技术的有效性。

图9 超宽带雷达频率综合器部分输出信号频谱图

表1 超宽带雷达频率合成器测试结果

5 结束语

超宽带雷达频率综合器以一高稳恒温晶体作为参考源，使用多种高性能锁相环芯片，产生不同频率范围的输出信号；运用直接频率合成技术和间接频率合成技术的相关理论，将跳频本振信号的带宽达到2GHz和上行信号捷变带宽达到300MHz，从而提高了雷达系统的抗干扰能力以及目标的探测能力；同时超宽带跳频信号采用乒乓式锁相环技术，减小了跳频时间，实现了快速跳频，提高了抗干扰速度。运用有效的信号串扰隔离屏蔽技术，提高了输出信号的杂散抑制度；借用ADIsimPLL锁相环仿真方法，提高了雷达频率综合器输出各个信号的质量；最终设计了一种超宽带、高性能的雷达频率综合器，这对当前基于相控阵雷达导引头技术发展具有重要的应用价值。