CMOS测频测速仪的原理及应用

曼 纳 沈海军 郑祖平 赵宏卫

1.新疆特种设备检验研究院；2.上海交通大学

引言

电力系统中频率与电压是衡量电能质量的两大重要指标，频率偏差的大小不仅对电力生产企业而且对除照明及电热负荷以外用户的机电设备(如水泵，风机等)的使用效率都会产生影响，为此精确地测量电网频率并在一定范围内(±0.1HZ～±0.5HZ)迅速准确无误地显示是对频率测量仪的基本要求，尤其在当今提倡行业达标的前提下，显得更为重要。

随着电子技术的迅猛发展，电子元器件亦在不断地创新提高，频率测量仪采用的元器件也从分立元件过渡到集成电路，本文主要介绍一种新颖的采用CMOS电路器件构成的测频测速装置。

1 工作原理

测频测速装置的工作原理如图1所示，整个频率测量由基准环节、采样环节、门电路环节和测量环节共同来实现。

图1 频率测量原理图

2 具体设计实现

2.1 基准环节

基准环节由晶振单元与分频单元组成如图2所示。晶振单元由电阻R0和与非门YF0及石英晶体振荡器Q并联后，构成性能稳定可靠的振荡回路。分频单元由记数器4518及4018组成，其中4518是一种用途广泛双片独立的十进制计数器，4018是可预置数1/N的计数器。4兆的信号经二级4518计数器U1，U2分频后再输至4018计数器U3，其输出信号通过一个转换开关ZK1的切换并经一个或门电路及最后一级4518计数器U4，最终可获得一个周期为1.25秒或0.75秒，占空比均为20%的基准信号电压V(b)，为后面的频率测量或转速测量提供必要的基准。

图2 基准环节原理图

2.2 采样环节

图3 采样环节原理图

如图3所示，采样环节由整型单元与倍频单元组成。整型单元由电阻R1/R2、电容C1/C2、二极管D1和光隔器件GG构成简易、可靠和实用的电路。当输入频率为零(即直流)的电压U(f)或输入回路断开时，光隔输出电压V(f)为1即高电位；当输入频率为f的交流强电电压U(f)经R1、C1滤波，再通过R2、C2隔直分压输至光隔器件GG两端时，在光隔器件GG另两端即可得到频率亦为f，幅度为0～Vdd(即0～1)，占空比固定的交变弱电信号电压V(f)，至此达到强弱电可靠隔离的目的。

倍频单元是装置的核心部分，由计数器4518，4018和锁相环4046构成1 000倍频的电路，锁相环输出电压V(d)接至后面测量环节中的计数单元，计数器4518，4018在这里用作分频，组合成1 000倍频的电路，锁相环4046是一种精密的、多用途的由相位比较器、低通滤波器和压控振荡器等环节组成的相位同步自动控制电路。通过适当的配置外部元件，就可在锁相环输出端4处得到一个占空比为50%、频率相比输入端14处高 1 000倍的方波信号电压V(d)。此外，为提高抗干扰的能力，在锁相环禁止输入端5处，设计了辅助电路，可保证当没有施加电压U(f)时即便在强电磁场的环境里输出仍旧为0，以避免最终出现异常闪烁显示的情况。

2.3 门电路环节

为了能更好地提高测量精度及稳定显示，设计了如图4所示的门电路并绘出了各点相关波形。

图4 门电路环节原理图

当基准信号电压V(b)下跳变结束后，电源VDD经R8和R9分别加至与非门YF4YF6的输入端，则与非门YF5输出为高电平1，YF6输出为低电平0。当基准信号电压V(b)上跳变为临时电容C6瞬间等效于短接，与非门YF6的输入端J处仍为高电平，使与非门YF6输出状态不变；另一方面基准信号电压V(b)经与非门YF3倒相后状态刚好相反，此时与非门YF3输出为下跳变，电容C7瞬间等效于短接，与非门YF4的输入端I处呈低电平，电源VDD经R8向电容C7充电，经短暂的R8，C7时间tw延迟后又恢复至高电平。为增加跳变的陡度，经两级与非门YF4及YF5，在与非门YF5的输出端得到和与非门YF4的输入端I处变化一致的控制信号电压V(L)。同理，当基准信号电压V(b)下跳变来临时电容C6瞬间等效于短接，与非门YF6的输入端J处则为低电平，与非门YF6输出转为高电平，这时候电源VDD经R9向电容C6充电，经短暂的R9，C6时间tw延迟后与非门YF6的输入端J处又恢复至高电平，与非门YF6输出控制信号V(c)亦恢复至低电平；当基准信号电压V(b)下跳变来临的同一时刻，与非门YF3输出为上跳变，与非门YF4的输入端I处仍维持为高电平，与非门YF5输出控制信号电压V(L)状态不变。至此，可以看出，当占空比为80%的基准信号电压V(b)经门电路环节转换后输出两个控制信号电压V(L)及V(c)，分别去控制测量环节里的计数单元4518中的置零端R及译码单元4511中的锁存端LE。

2.4 测量环节

如图5所示，测量环节由计数单元与译码单元组成，计数单元由4518计数器采用串行输入并行输出的连接方法构成5位有效数测量，与前面介绍有所区别的是这里4518计数器所有的置零端R连在一起受门电路环节输出信号电压V(c)的控制。

图5 测量环节原理图

4518计数器特定的功能如表1所示，下面对计数单元的工作原理作简单介绍：当施加在计数单元第一级4518计数器输入端CLK上的基准信号电压V(b)为低电平时段TL，计数器输出处在计数状态，具体数值由计数器的另一输入端EN上的倍频信号电压V(d)的频率决定；当施加在计数单元第一级4518计数器输入端CLK上的基准信号电压V(b)为高电平时段TH，计数器处在保持状态，仍保持计数时段最后一刻所记录的数值，然后按照基准信号电压V(b)的周期TB重复上述现象。如果基准信号电压V(b)的周期TB选择定为1.25秒占空比为20%的标准信号，则基准信号电压V(b)的低电平时段TL为1秒也就是计数器执行计数所持续的时间为1秒，其输出端的第一位就得到1 000f的个数脉冲。

同理，如果基准信号电压V(b)的周期TB选择定为0.75秒、占空比为20%的标准信号，则基准信号电压V(b)的低电平时段TL为0.6秒，其输出端的第一位就得到600f的个数脉冲，若频率f此时为50周波的工频，对应的输出则可根据图2中转换开关ZK1的定位得到不同周期TB的基准信号电压V(b)，进而得到50 000显示或30 000显示，再适当控制小数点位置的指示就很容易实现频率与转速之间的测量转换。

另外为保证测量计数的精度，每次计数刷新(即置零)所需的时间tw，也就是经门电路环节转换后输出其中一个控制信号V(c)的高电平持续的时段控制在5us左右，这样既能满足4518计数器固有转换所需必要时间(约0.8us)，又能确保远小于倍频信号电压V(d)的周期(当测量频率f为工频50或60赫兹时倍频信号电压，V(d)的周期为20或16.67 us)。所以在每个计数时段TL内，计数器所计得的倍频信号电压V(d)的脉冲信号与实际输入的脉冲个数之间最大偏差为一个脉冲信号，可见其测量精度是相当高的，计数器各级之间串行输入连接后并行输出至后面的译码单元所对应的4511译码器上，为下面的译码显示做好准备。

表1 4518功能表

2.5 译码环节

译码单元由4511译码器组成，其作用是将4518记数单元所输出的BCD码变成直接可供显示的带功率放大的电路。此外，该译码器还具有锁存，消隐功能，其连接方法如图6所示，其中A～D为译码器输入端接受BCD码，a～g为译码器输出端，LE为锁存端，当LE端为高电平时，译码器处在锁存状态，即输出端锁定在输入端传输时段最后一刻所输入的数据；而当LE端为低电平时，译码器处在传输状态，即输出端接受输入端传递的BCD码并经译码处理后驱动数码显示块。整个译码单元由五块4511译码器及对应的五块数码显示块构成，如测量的为频率信号则相应的千位显示器上的小数点点亮，这样就可构成带三位小数点的五位有效数的频率指示，如测量的为转速信号则相应的十位显示器上的小数点点亮，这样就可构成带一位小数点的五位有效数的转速指示。译码单元中所有译码器的锁存端LE连在一起，受门电路单元输出的信号V(L)的控制，控制信号V(L)与基准信号电压V(b)的周期一致，控制信号V(L)中的高电平所持续的时间tw与施加在计数单元4518置零端R上的控制信号V(c)中的低电平所持续的时间相一致。另外在每个数码管(LED)的公共端bus处，设计了分压电路，适当的调整电位器W1～W5后，可以保证当译码器输出发生改变时亮度保持前后一致。

图6 译码环节原理图

3 结语

本装置除采用少量的分立元件，其余部分由CMOS电路组成，由于构思新颖，设计独特，加之采用的器件普及，因而具有精度高、功耗低、价格廉等优点，经实验室长期使用，性能稳定，可靠性高，具有较高的应用价值。