高速电路板的串扰问题分析及仿真

摘 要：文章结合实例采用PADS中Hyperlynx仿真软件仿真电路，分析高速电路板布局、布线中产生串扰的原因及影响串扰的因素。通过模拟磁场的串扰图进行直观对比，并给出削弱串扰的各种有效方法。

关键词：高速PCB；串扰； Hyperlynx仿真软件

引言

在高速现代化发展的信息时代，目前设计者所面临的一个重要课题就是如何能够提高并保持系统的性能与速度。客观存在的串扰问题，在一定界限以外会使输出结果有所变化，导致电路工作异常。因此，PCB设计者应先熟知产生串扰的原因，采用恰当的设计方法，尽量减小串扰对电路的影响。

1 串扰的产生

PCB板上的导线在传输高速信号时，实质上是按照电磁波的方式在传播，即在整个传输路径上，能量存在于随时间交替变化的电场和磁场中。然而实际上，在传播导线内，电磁场能量并不限制于此，而有相当一部分存在于导线之外。某根导线传播高速信号时，附近存在其他线路或导体，其电场和磁场将会通过某种方式耦合到其他导体线路内。串扰的导致就是由于这种耦合的电磁场强度达到一定量时，就会使邻近线路产生无法预期的信号。

2 影响串扰的因素

2.1 几何参量对串扰的影响

串扰的大小与并行耦合长度L，传输线的间距P，介质厚度H有关，耦合长度越短，间距越大，厚度越小，串扰就越小。建立三条传输线的原理图，打开File->New Cell-Based Schematic，用鼠标激活源端、接收端和传输线。发射端型号为COMS，3.3V Fast，接收端型号也为COMS，3.3V Fast，为区别两条动态传输线将第一条传输线远端改为COMS，3.3VULTR。建成仿真原理图如图1所示。

打开Simulate SI->Run Interactive Simulation（SI Oscilloscope）运行仿真，以远端串扰静态线上的接收端B1远端串扰为对象的仿真结果如图2-5所示，其中将串扰仿真结果用模拟磁场线的形式表示出来：

比较图2和图3的模拟磁场的串扰图的波动幅度，可以看出图3的波动幅度比图2略小，两仿真图的原理图只是并行耦合长度不同。由此可以得出，并行耦合长度L越短串扰越小，但是减小幅度并不明显，这和原理图的设计有很大的关系。

比较图2和图4的模拟磁场的串扰图，可以看出图4的磁场线较少，两图的原理图只是传输线的间距不同，图4的传输线间距是图2的两倍。由此可以得出，传输线的间距越大，串扰越小。

比较图2和图5的模拟磁场的串扰图，可以看出图5的磁场线较少，两图的原理图只是介质厚度不同，图5的介质厚度是图2的一半。由此可以得出，介质厚度越小，串扰越小。

2.2 端接电阻对串扰的影响

端接电阻对串扰也有很大的影响，在源端、受控端接一个电阻可以减少串扰。建立仿真模型，打开File->New Cell-Based Schematic，用鼠标激活源端、接收端和传输线。发射端型号为COMS，3.3V Fast，接收端型号也为COMS，3.3V Fast，在源端端接电阻，用鼠标激活电阻，通过运行Run Interactive Simulation（SI Oscilloscope），仿真软件建议串联一个54微欧的电阻，建成原理图如图6。打开Simulate SI->Run Interactive Simulation（SI Oscilloscope）运行仿真，仿真图如图7。

比较图2和图7的模拟磁场的串扰图，可以看出图7的波形图波动幅度较小，磁场线也少，图7只是在图2的基础上端接电阻。由此可以得出，端接电阻，可以减少串扰。

3 结束语

在此，希望本篇文章能够帮助PCB设计工程师及对高速电路板的反射问题感兴趣的朋友们，为其提供解决此类问题的方式及思路。

参考文献

[1]王磊.高速电路板的反射问题分析及仿真[J].科技创新与应用，2015，35：56.

[2]乔洪.高速PCB串扰分析及其最小化[J].中国集成电路，2007，4：35-38.

作者简介：王磊（1984，2-），女，青岛理工大学琴岛学院讲师，青岛科技大学自动化与电子工程学院控制工程专业硕士。