大功率IGCT并联关断过程分析及其试验验证

彭振东，任志刚，姜楠，朱红桥

（武汉船用电力推进装置研究所船舶综合电力推进技术重点实验室，武汉 430064）

0 引言

集成门极换流晶闸管IGCT是在门极可关断晶闸管 GTO的基础上发展起来的一种新型硬关断器件，将结构改进的GTO和极低电感的门极驱动电路结合在一起，并采用集成门极驱动、缓冲层、透明阳极和门极重触发这几项关键技术实现了器件优越的性能。在器件关断过程中，不需要dv/dt吸收电路，允许更高的电压上升率，关断动作迅速可靠，兼有晶闸管的低通态损耗和高阻断电压，以及晶体管可靠的关断特性[1,2]。

固态断路器是在大功率半导体器件的基础上发展起来的，半导体器件的通态损耗和关断特性是影响固态断路器整体性能关键因素。IGCT作为一种中压大功率器件，将成为固态断路器中的理想半导体器件[3]。然而尽管目前ABB公司电流等级最高的5SHY35L4522型IGCT关断能力可达4kA，但是长期允许通流仅为2.1 kA[4]，使用单个器件很难提高断路器的额定电流和分断能力。为了使固态断路器向高电流等级发展，需要采用多个IGCT并联来实现，而并联IGCT的关断过程决定了整个断路器的分断性能，因此有必要对这个过程中电流在各器件间的转移现象进行深入研究，明确影响电流分配的各种因素，为固态断路器中半导体功率模块的设计提供理论基础。

1 IGCT适合直接并联的重要特性

与GTO的高关断增益相比，单位关断增益会给IGCT的关断带来许多好处。首先，门极电流清除P基区过量存储电荷的时间，即存储时间ts，被显著地减小到1 μs左右，而GTO的关断存储时间一般为10～20 μs。因此，传统GTO关断过程中的自锁状态被打破，IGCT的关断实质上转变为一个基极开路PNP晶体管的关断，关断动作均匀可靠[2]。

图1为实测IGCT无缓冲硬关断波形，可以看出其关断1.4 kA负载电流时的存储时间ts仅为1.3 μs左右。如果在有dv/dt缓冲电路条件下关断，一旦阳极电压vAK开始建立，阳极电流iA就会下降，如此关断存储时间将会更短[5]。由于 IGCT器件P基区的过量存储电荷浓度在关断过程开始之前与阳极电流成正比，其耗尽速度也与阳极电流成正比，因此IGCT的存储时间在很大的阳极电流范围内几乎是一个恒定不变的常数。IGCT这种本身存储时间极小和存储时间在大电流范围相对恒定的关断特性对器件并联应用非常关键，因为它降低了器件存储时间的分散性，能显著改善并联IGCT关断时的动态电流分配[6]。

图1 实测IGCT关断波形

2 并联IGCT的关断过程

假设两个IGCT并联，如图2所示，Ls1和Ls2为并联支路杂散电感。对于直接并联的IGCT而言，影响其关断过程电流分配的主要因素是器件存储时间差异和门极关断时间不同步[6,7]。

图2 两个IGCT并联电路

2.1 器件存储时间不同时的关断过程

如图3所示，假设关断前因器件微小的通态参数差异导致稳态电流IT1＞IT2，那么 IGCT1的 P基区初始过量电荷浓度高于 IGCT2。当关断过程开始后，门极负电压迫使IGCT阴极电流向门极转移。对于并联的两只IGCT而言，门极电感量近似相等，承担负载电流大的IGCT1需要的电流转移时间长。因此在t0时刻，由于IGCT2率先达到单位关断增益条件，其门阴极电压vGK2将会下降，导致vGK1＞vGK2，结果器件压降vT1＞vT2形成电压差加在并联回路的杂散电感上，迫使电流从IGCT1向IGCT2转移，从而iT1减小，iT2增大。从图中可以看出，这个阶段的电流转移现象有助于并联器件之间的动态电流均衡。

在t1时刻，并联的两只IGCT均达到单位关断增益条件，此时阳极电流iT2＞iT1， IGCT2的P基区过量载流子清除速度比IGCT1快，并且因为IGCT2在这一阶段P基区的载流子没有再继续增加，因此IGCT2会首先完成存储阶段进入阳极电流下降阶段。在t2时刻，IGCT2的P基区过量载流子被完全移走，存储阶段结束，此后IGCT2进入PNP晶体管模式的关断过程，而在此时，IGCT1还处于存储阶段。进入PNP晶体管模式的IGCT2，因晶体管门极电流为零，不在具有电流支撑能力，器件电压vT2开始增加或者器件电流iT2向其它地方转移。然而由于两只IGCT是直接并联的，没有多少电压可以增加，阳极电流将会从IGCT2向关断过程较慢（存储时间长）的 IGCT1转移，结果iT1增大，iT2减小。实际上在这个电流转移过程中，IGCT2的耗尽层将会建立一个微小的电场，相应的器件电压vT2会有所增加。随着 IGCT1阳极电流的不断增加，其载流子清除速度变快，存储时间变短。最终在t3时刻，IGCT1也完成存储阶段，两器件的电流值出现最大偏差，电流和存储时间之间的负反馈机制结束。

图3 存储时间不同的IGCT并联关断电流示意

在时刻t3和t4之间，两只IGCT的电流主要是由N基区过量载流子变化率决定的扩散电流。因为在t3时刻，iT1较大，因此 IGCT1的 N基区载流子清除速度比较快，其阳极电流下降率比较大。而此时iT2较小，因此 IGCT2的 N基区载流子清除速度比较慢，其阳极电流下降率比较小。这个过程可以被看作是关断过程快的器件（IGCT2）在等候关断过程慢的器件（IGCT1），在t3时刻后不久，两器件之间的电流分配再次达到均衡状态，以近乎相等的变化率下降到零，至此关断过程结束。

2.2 门极触发时刻不同步时的关断过程

假设两个特性完全相同的IGCT直接并联，但IGCT2的门极关断信号比IGCT1延迟Δt，稳态导通时，流过两IGCT的电流相近。如图4所示，在t0时刻，IGCT1门阴极电压vGK1开始变为负值，门极电流iG1开始增加。因门阴极电压vGK1＜vGK2，导致不同的器件电压vT1＜vT2，结果在t0和t2之间，电流从IGCT2向IGCT1转移,iT1和iT2之间出现偏差。在t1时刻，IGCT2门极电流iG2亦开始增加，iT1和iT2之间的电流转移现象开始变缓，并且最终在t2时刻，门阴极电压vGK2达到vGK1时电流转移过程结束，iT1和iT2之间的偏差达到最大。

图4 门极信号不同步的IGCT并联关断电流示意

在一段延时之后的t3时刻，因门极电流iG1的载流子抽取作用，IGCT1完成过量电荷清除，存储阶段结束，开始恢复阻断能力，器件电压vT1开始增加。但因并联条件所限，电压vT1只有微小的增量，但正是由于这一微小的电压增量形成的电压差加在并联回路的杂散电感上，迫使电流从IGCT1向IGCT2转移，结果iT2增大，iT1减小。在此过程中的某一时刻，IGCT2的电压vT2也开始增加，并且由于IT2＞IT1，IGCT2的N基区过量载流子清除速度比 IGCT1快得多，导致电压vT2增加的很快，上升率远远超过vT1，结果在t4时刻延迟的IGCT2上的电压vT2增加到IGCT1的电压vT1，电流iT2和iT1之间的偏差达到最大。

从时刻t4到t6，电压vT2一直比vT1略高，致使有一个电流从IGCT2流向IGCT1，结果iT1增大，iT2减小。在t6时刻，电压vT2与vT1相同，电流转移过程结束，电流再次达到均衡状态，此后以近乎相等的变化率下降到零。从图中可以看出，整个关断过程中的电流转移现象有利于并联器件间的动态电流均衡。

2.3 实际应用中的关断过程

在实际并联应用中，因器件参数不可能做到完全一致，门极触发信号之间也总会存在差异，因此上述两种因素都将影响并联IGCT关断时的动态电流分配，两只IGCT并联关断时电流变化过程如图 5所示。图中明确显示，在并联 IGCT的关断过程中会出现三个截然不同的动态电流重分配过程，并且这三个过程都趋向于将器件电流往均衡的方向发展，而不会使其中某一个器件的电流失控。

图5 实际应用中IGCT并联关断电流示意

3 并联IGCT的关断试验

试验中的并联IGCT模块由2个ABB公司的5SHY35L4510型IGCT直接并联构成，器件正向耐压4.5 kV，最大关断电流4kA[8]。模块两端并联压敏电阻来限制关断过程中的过电压，保护IGCT安全关断。试验结果如图6和图7所示。

图6 总电流1.75 kA关断试验结果

图7 总电流3.9 kA关断试验结果

从图中可以看出，实测关断电流波形不存在前文分析的第一阶段（t0～t1）电流转移过程，这可能是由于所选的两个并联器件的门极关断信号比较同步，两器件在触发关断后差不多同时达到单位增益关断条件，因此不会形成明显的电压差而导致电流转移。然而由于IGCT1首先完成P基区过量电荷的清除而进入电流下降阶段，因此最终形成电压差导致第二阶段电流转移过程的出现，使IGCT2的阳极电流出现微小的过冲。但是最终在总电流开始下降前两并联器件电流趋于均衡，以近乎相同的速率下降到零，与前文理论分析一致。

4 结论

在并联IGCT的关断过程中，因器件存储时间的不同和门极触发信号的差异会导致电流在各器件之间来回转移，但是由于IGCT本身电流和存储时间之间的负反馈效应，会使并联各器件电流在总电流开始下降前趋于均衡，最终以相同的速率下降到零。本文关于两个IGCT并联的关断试验结果，一方面验证了文中关于影响并联IGCT关断过程电流分配两大因素的理论分析，另一方面也证实了IGCT直接并联的实际可行性。

尽管在并联 IGCT的关断过程中，各器件间的电流分配能在电流下降前趋于一致，但是此前的电流来回转移过程可能会使其中某个器件的电流峰值显著增加，尤其是当各器件门极关断信号以及存储时间差异较大时，可能会使其中某个器件的电流峰值超过其最大关断能力而损坏。因此在实际应用中，为避免关断过程中器件出现较大的电流过冲，还是应该尽量挑选参数一致的器件进行并联，同时设计结构对称的并联电路，必要时在并联器件两端增加 dv/dt缓冲电路，以实现并联器件间电流的相对均衡以及可靠关断。

[1] 兰志明, 李崇坚, 绳伟辉, 等. 集成门极换向晶闸管开关特性[J].电工技术学报, 2007, 22（7）: 93-97.

[2] Stefan Linder. 功率半导体—器件与应用[M]. 北京：机械工业出版社, 2009.

[3] Meyer C,SchrMer S. Design of solid-state circuit breaker for medium-voltage systems[A]. IEEE PES Transmission & Distribution Conference, 2003（2）:798- 803.

[4] ABB Semiconductors AG. 5SHY35L4522 Data Sheet[M], Switzerland, ABB, 2012.

[5] Zhenxue Xu, Bin Zhang, Siriroj Sirisukprasert, et al.The emitter turn-off thyristor based DC circuit breaker[A]. IEEE PES Winter Metting, 2002, 1（10）:288-293.

[6] Yuxin Li, Alex Q. Huang, Kevin Motto. Series and parallel operation of the emitter turn-off （ETO）thyristor[J]. IEEE Transactions on Power Electronics,2003, 38（3）: 706-712.

[7] Robert Hermann, Steffen Bernet. Parallel connection of integrated gate commutated thyristors （IGCTs） and diodes[J]. IEEE Transactions on Power Electronics,2009, 24（9）: 2159-2170.

[8] ABB Semiconductors AG.5SHY35L4510 Data Sheet[M]. Switzerland, ABB, 2003.