基于实时数字信号处理的宽带单比特瞬时测频接收技术

王坤达

（船舶重工集团公司723所，扬州 225001）

0 引 言

传统的瞬时测频（IFM）接收机瞬时带宽宽，测频时间短，动态范围宽，但是由于其体制原因灵敏度进一步提升潜力受限，同时到达信号适应能力较差（同时到达的2个输入信号功率相差较近，不能正确测量）。模拟信道化接收机具有较高的灵敏度，且具备一定的同时到达信号处理能力，但是要做到宽的瞬时带宽（例如2～10 GHz），则无论其设备量、体积、重量、造价都难以承受。而传统的数字化接收机虽然具有较高的灵敏度和良好的复杂信号适应能力，但是其瞬时带宽受到限制，大量复杂的数学运算导致其实时信号处理压力较大，信号测量时间较长。如果要实现大的瞬时带宽，只有通过多通道拼接来覆盖全频段。若采用多个窄带多位模数转换器（ADC）去拼接来满足大的瞬时带宽，除了庞大的数据采样电路，还需要配备庞大的微波变频电路。此时其体积、重量、功耗、成本代价都相当高。为实现宽带瞬时带宽、高灵敏度和实时信号处理（适应高信号密度）等主要性能，同时还必须考虑体积、重量、功耗等因素，笔者提出了基于实时数字处理的宽带单比特瞬时测频接收技术。

1 系统组成

系统组成示意框图如图1所示。

超高速单比特采样电路的采样率为25 GHz，输入射频信号瞬时带宽覆盖2～10 GHz。射频信号经带通滤波、限幅放大后，通过超高速单比特采样电路实现对宽带射频信号的超高速采样，凭借高效快速的宽带数字瞬时测频算法和高速实时信号处理硬件平台，完成对信号的快速实时测量。

图1 系统组成示意框图

2 宽带数字瞬时测频算法构成

围绕大带宽高速采样的实时快速处理，宽带数字瞬时测频算法主要由单比特接收算法、滑动FFT算法、瞬时频率测量算法构成。

2.1 单比特接收算法

最早提出单比特接收算法的目的是通过消除FFT过程中的乘法运算来降低FFT硬件实现的复杂性。一个简单的消除乘法运算的方法就是使用1位的ADC，产生的输出只有±1（对应位的1、0态），即FFT的输入数据只有＋1和－1 2种情况。离散博里叶变换（DFT）可以表示为：

式中：x（n）为输入数据；为Kernel函数。

如果输入x（n）为±1，则输入数据与Kernel函数之间就不需进行乘法运算。如果FFT只需要作加法和减法，则所需的运算复杂度大大降低。另一种避免FFT进行乘法运算的途径是把Kernel函数的比特数减到1。Kernel函数是一个复函数，因此它不能用1位的实数来表示。表示Kernel函数最简化的方法是用1位表示实部，l位表示虚部。数学上可以表示为：

Kernel函数的值可以等于式（2）中4个值中的1个。在这种条件下，FFT运算也无需乘法。

Kernel函数的取值分布在复平面的单位圆上，如图2所示。Kernel函数的取值从1开始，并且相邻2点之间间隔2π／N角度，这里N为FFT的点数。图2表示的是N＝8时的情况。在图3中，Kernel函数的取值采用1位表示实部，1位表示虚部，则可以认为Kernel函数在7π／4≤θ＜π／4范围内的值量化为1；在π／4≤θ＜3π／4范围内的值量化为j；在3π／4≤θ＜5π／4范围内的值量化为－1；在5π／4≤θ＜7π／4范围内的值量化为－j。

图2 N＝8时FFT的Kernel函数

最终通过减少运算复杂度达到提升硬件处理能力，从而实现瞬时计算的目的。由于单比特量化的非线性，单比特接收机存在较高的旁瓣电平，Kernel函数取值的适当增加对单比特接收机频率响应中的旁瓣电平抑制有一定的改善作用。基于FFT的各种算法（例如基2和基4算法）以及分裂基算法都很成熟，这里就不再赘述。

这里要特别指出的是，本方案之所以采用单比特接收算法而没有用数字信道化算法处理是因为，虽然数字信道化处理方式在多位ADC输入处理领域有着较大的优势，但在单比特输入信号的处理上并不具有优势，原因如下：

图3 实部和虚部都量化成1位的Kernel函数

（1）单比特信号本身的量化过程是一个强非线性过程，该过程中所产生的交调和谐波（及谐波的折叠镜像）较多，与输入信号之间的频率关系没有规律可循，如这些信号和原信号处于一个信道，对原信号测频和信号检测的影响较大，严重时可能无法正常工作。

（2）数字信道化的信道带宽的选取比较困难，如选择较少的信道，每个信道的后处理将需要大量的逻辑，无论是在时域还是在频域，所消耗的逻辑资源将与直接使用单比特FFT没有优势可言；如选择较多的信道，资源的消耗同样较大，与单比特处理同样没有优势；因此超高速单比特ADC前端采用了单比特FFT算法。

2.2 滑动FFT算法

对数字信号的检测方法常见的有时域检测和频域检测2种。时域检测实时性好，消耗硬件资源少。频域检测的主要优点是：作用于大量数据点上的FFT可以把信号从噪声中提取出来。缺点是要进行大量FFT运算。鉴于单比特接收算法简化蝶形运算中的乘法运算为加法运算，大大减少了资源消耗，以及本接收机方案中的宽带数字瞬时测频过程本身就需要对采样数据进行并行、流水构架的FFT算法，系统拟采用滑动FFT频域检测完成对信号包络的检测。

对于脉冲调制雷达信号而言，在脉冲到达之前，采样获得的信号是侦察接收机的热噪声。一般认为接收机的热噪声是白噪声。傅里叶变换的帕斯瓦尔（Parseva1）定理指出，给定一个信号x（t），时域总能量等于频域总能量，这一关系可以写成：

式中：X（f）为信号x（t）的傅里叶变换。

数字信号处理中，所分析的雷达信号都是经过采样量化后的离散时间序列。若x（n）是信号x（t）经采样量化后的离散时间序列，且X（n）是x（n）的离散傅里叶变换，则帕斯瓦尔定理可以写成：

根据这一原理，下面阐述系统提取脉冲包络方法。设如图4所示的N点离散时间序列x（n）包含一个雷达脉冲。不失一般性，设脉冲在第k点到达，则对x（n）计算M点数据的滑动FFT，对每次滑动FFT结果，按照式（4）计算其频域总能量。根据帕斯瓦尔定理，信号的时频域能量守恒。则在第0点至第k－1点之间，脉冲没有到达，序列中没有脉冲存在，其频域能量主要体现为热噪声能量En。在第k点至第k＋M－1点之间，用于计算滑动FFT的序列中脉冲不断积累，直到包含全部脉冲。在第k＋M点以后至脉冲下降沿到达前，用于计算滑动FFT的序列中总是包含脉冲。通过滑动FFT计算得到的频域总能量就是一条雷达脉冲信号的功率谱密度变化曲线。

图4 滑动FFT原理示意图

对于单频脉冲来说，其功率谱密度变换曲线如图5所示。脉冲到达时间（TOA）就是图5所示拐点的对应时间。

图5 脉冲到达时间计算原理

图5中，En为噪声频域能量；Enp为脉冲到达期间用于计算滑动FFT序列的频域能量；Ep为脉冲和噪声的频域能量。

当然，为满足实时处理，不可能对采样数据逐点进行滑动FFT运算，滑动的点数和FFT的长度需要结合系统的各项指标以及硬件特性等综合考虑。通过采用单比特接收算法并结合滑动FFT算法，能够满足对超高速单比特采样模块输出的高速采样信号进行实时流水快速测量的要求。

2.3 瞬时频率测量算法

瞬时频率测量算法可以对FFT得到的频率值做进一步的精估计，瞬时频率测量法与模拟IFM接收机的原理类似，FFT的结果含有此时输入信号的瞬时相位信息，2次滑动FFT的时间间隔是固定的，则通过瞬时相位差就能得到此时的瞬时频率，数学表达如下：

一个信号的复解析形式为：

式中：Re［z（t）］＝a（t）·cos［ω0（n）＋θ（t）］，为信号的实部（信号的同相分量ZI（t））；Im［z（t）］＝a（t）·sin［ω0（n）＋θ（t）］，为信号的虚部（正交分量ZQ（t））。

瞬时相位表达式为：

瞬时角频率为：

3 硬件实现

3.1 超高速单比特采样

超高速单比特采样通过采样频率为25 GHz的时钟信号对输入频带为2～10 GHz的射频输入信号进行不间断的连续采样，最终通过同步降速处理，将超高速串行数据流转换成后级处理模块能够适应的高速并行数据流（数据率为781.25 MHz的32路并行数据）。图6为超高速单比特采样模块示意图。

高速单比特采样模块设计要充分考虑其传输线效应和信号完整性等问题，尽量避免或减小板间各种信号之间的干扰和相互“污染”。为尽可能降低板上时钟频率，降速器件（De Mux）均工作在双沿采样（DDR）模式。整个印制电路板（PCB）设计过程借助有效的电磁仿真软件达到信号完整性要求。

对超高速单比特采样电路进行实测数据联合仿真分析是必不可少的。因为单比特ADC相当于一个限幅器，输入信号的幅度信息受到损失，是非线性器件。实际的量化噪声，虚假响应很难进行准确估算，再加之同时出现多信号情况下会显示出来捕获效应（所谓捕获效应就是强信号会抑制弱信号，这种效应同时还会在频域上产生很多谐波分量，使频域检测容易虚警）；所以，在进行设计时需要对实际量化数据进行采集，把采集数据输入到计算机中进行处理，以便得到对超高速单比特采样电路的性能评估，从而为后级信号检测模块中的第1级信号检测门限选择提供依据。

图6 超高速单比特采样模块示意图

3.2 高速实时信号处理

结合指标要求，该系统选择基于现场可编程门阵列（FPGA）的方案实现宽带数字瞬时测频算法。

目前用FPGA实现的FFT处理器结构大致分为4种：递归结构、级联结构、并行结构和阵列结构。递归结构只利用一个蝶形运算单元对数据行规律的循环计算，使用硬件资源较少，但运算时间较长；级联结构每级均采用一个独立的蝶形运算单元来处理，相对递归结构速度上有所提高，不足之处是增加了延时用的缓存器使用量；并行结构对一级中的蝶形单元并行实现，阵列结构是将每级的蝶形运算单元全部并行实现。考虑到系统算法输入数据的大位宽、并行快速数据流实时处理等特性，该系统采用阵列结构的FFT处理器。

FPGA内部信号处理框图如图7所示。

从超高速单比特采样模块送来的高速并行数字信号，经数据预处理形成低速的格式化并行数据，经过移位寄存器处理送往阵列结构FFT处理器，移位寄存器的移位级数乘以移位数据宽度为后级FFT处理的数据长度，移位寄存器的数据宽度决定了滑动FFT的滑动点数。阵列结构FFT处理器输出数据经信号检测模块检出信号包络，并为参数形成模块提供第2级门限数值，参数形成模块接收阵列结构FFT处理器的输出数据，并结合信号检测模块提供的信息完成频率参数提取。

以每次滑动128点（时域间隔5.12 ns）的4 096点FFT为例，FPGA内部数据处理时序示意图如图8所示。数据预处理模块接收超高速单比特采样模块下来的数据率为781.25 MHz的32路并行数据，经过4倍同步降速，输出数据率为195.312 5 MHz的128路并行数据（系统工作时钟频率即为195.312 5 MHz），经32级移位寄存处理进FFT处理器完成4 096点FFT处理。

阵列结构FFT处理器若用基2FFT算法实现，级数则为12。由于省去了乘法，每个蝶形单元的运算量在一个系统工作时钟周期就能完成，则FFT处理器12个时钟周期就能出结果，加上前级数据预处理4个时钟周期和移位寄存32个时钟周期，整个数字输入到FFT处理出结果仅需245.76 ns（（12＋4＋32）×5.12 ns），保证了测频时间的瞬时性。

由于采样时钟为25 GHz，FFT处理长度为4 096点，那么FFT处理结果的频率分辨率为6.1 MHz，再通过瞬时频率测量法对FFT得到的结果做进一步的精估计，可近一步提高频率分辨率（即提高测频精度）。滑动时域间隔5.12 ns保证了到达时间提取的精度以及对窄脉冲的适应性。

4 仿真分析

该算法能达到的检测灵敏度，以及Kernel函数的简化是否会引起FFT结果产生较大的误差都是关键问题。图9为信噪比S／N＝ －10 dB，Kernel函数取4个点的4 096点FFT功率谱；图10为S／N＝－10 dB，Kernel函数取8个点的4 096点FFT功率谱。

图9 Kernel函数取4个点的4 096点FFT功率谱

图10 Kernel函数取8个点的4 096点FFT功率谱

仿真结果表明，Kernel函数简化的FFT频谱主峰位置不变。Kernel函数取8点）和Kernel函数取4点相比，频率响应中的旁瓣电平抑制有一定的改善。如果再增加Kernel函数的点数（大于8）意义不大（对旁瓣电平的抑制几乎不会再有改善）。

图11为同时输入2个幅度相等的信号，2个信号频率分别落在FFT离散频率点上和FFT 2个离散频率点正中，S／N＝ －10 dB，Kernel函数取4个点的4 096点FFT功率谱。

可以看出虽然S／N＝ －10 dB的信号能被检测，但是考虑到输入信号频率分别落在FFT离散频率点上和FFT 2个离散频率点正中，功率谱是有差异的，以及整个带内幅频特性的不平衡等因素，要降低虚警，最终检测所需要的最低信噪比（S／N）d优于－5 dB。当然，增加FFT点数（即提高处理增益），（S／N）d还可进一步降低。

图11 不同频点等幅信号，Kernel函数取4个点，4 096点FFT功率谱

5 结束语

综上所述，这种基于实时数字处理的宽带单比特瞬时测频接收技术，采用超高速单比特采样技术对输入信号进行宽开的超高速采样，全数字处理方式完成信号的快速实时处理和测量，实现了具有大宽带、高灵敏度、实时处理且体积小巧的瞬时测频接收机，大幅改善了传统瞬时测频接收机同时到达信号适应能力差，尤其是同时到达的2个输入信号功率接近时输出乱码的问题，并且大幅提高了检测灵敏度。数字化处理方式的灵活性和可扩展性，使其性能还有进一步提高的余地。基于上述优点，该接收机在电子战领域具备广泛的应用前景。

［1］James Tsui.宽带数字接收机［M］.杨小牛，陆安南，金飚译.北京：电子工业出版社，2002.

［2］胡广书.数字信号处理（理论、算法与实现）［M］.北京：清华大学出版社，2003.

［3］周涛.电子战中的单比特数字化接收机技术［J］.电子对抗，2006，5（1）：6－10.

［4］常虹，赵国庆.高效宽带数字信道化单比特接收机［J］.沈阳工业大学学报，2010，32（2）：212－216.

［5］刘刚，植强，吕镜清.一种提取雷达到达时间的方法［J］.电子对抗，2003（4）：10－13.